Autor der Publikation

Maze Routing Steiner Trees With Delay Versus Wire Length Tradeoff.

, , , und . IEEE Trans. Very Large Scale Integr. Syst., 17 (8): 1073-1086 (2009)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Cell placement on graphics processing units., , , und . SBCCI, Seite 87-92. ACM, (2007)A study on the performance of fast initial placement algorithms., , und . VLSI-SOC, Seite 204-. Technische Universität Darmstadt, Insitute of Microelectronic Systems, (2003)Maze Routing Steiner Trees With Delay Versus Wire Length Tradeoff., , , und . IEEE Trans. Very Large Scale Integr. Syst., 17 (8): 1073-1086 (2009)Quadratic placement for 3d circuits using z-cell shifting, 3d iterative refinement and simulated annealing., , , und . SBCCI, Seite 220-225. ACM, (2006)Posicionamento de Circuitos 3D Considerando o Planejamento de 3D-Vias., , und . RITA, 19 (1): 28-45 (2012)An Algorithm for I/O Partitioning Targeting 3D Circuits and Its Impact on 3D-Vias., , , und . VLSI-SoC, Seite 128-133. IEEE, (2006)Unbalacing the I/O Pins Partitioning for Minimizing Inter-Tier Vias in 3D VLSI Circuits., , , und . ICECS, Seite 399-402. IEEE, (2006)Blue Macaw: A Didactic Placement Tool Using Simulated Annealing., , und . EDUTECH, Volume 192 von IFIP, Seite 37-47. Springer, (2005)Improving run times by pruned application of synthesis transforms., , und . SBCCI, Seite 38-43. ACM, (2005)Improving Simulated Annealing Placement by Applying Random and Greedy Mixed Perturbations., und . SBCCI, Seite 267-. IEEE Computer Society, (2003)