( en | de | ru )

 

Disambiguierung von "Afzali-Kusha, Ali"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
EDXY - A low cost congestion-aware routing algorithm for network-on-chips.

, , , , und . J. Syst. Archit., 56 (7): 256-264 (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Dariush Afzali

Wien Kusharyoto

Jörg Kushauer

ali

Ali Aassie Ali

 

Weitere Publikationen von Autoren mit dem selben Namen

Simultaneous Reduction of Dynamic and Static Power in Scan Structures, , , , und . CoRR, (2007)Sign bit reduction encoding for low power applications., , und . DAC, Seite 214-217. ACM, (2005)ByZFAD: a low switching activity architecture for shift-and-add multipliers., , und . SBCCI, Seite 179-183. ACM, (2006)Scan-Based Structure with Reduced Static and Dynamic Power Consumption., , , , und . J. Low Power Electron., 2 (3): 477-487 (2006)A Theoretical Framework for Quality Estimation and Optimization of DSP Applications Using Low-Power Approximate Adders., , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 66-I (1): 327-340 (2019)OPLE: A Heuristic Custom Instruction Selection Algorithm Based on Partitioning and Local Exploration of Application Dataflow Graphs., , , und . ACM Trans. Embed. Comput. Syst., 14 (4): 72:1-72:23 (2015)Low Power Combinational Multipliers using Data-driven Signal Gating., und . APCCAS, Seite 1430-1433. IEEE, (2006)WL-VC SRAM: a low leakage memory circuit for deep sub-micron design., , und . ISCAS, IEEE, (2006)High performance circuit techniques for dynamic OR gates., , und . ISCAS, IEEE, (2006)Systematic test program generation for SoC testing using embedded processor., , , und . ISCAS (5), Seite 541-544. IEEE, (2003)