Autor der Publikation

Communication Synthesis for Interconnect Minimization Targeting Distributed Register-File Microarchitecture.

, , , und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 94-A (4): 1151-1155 (2011)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Multi-objective sample preparation algorithm for microfluidic biochips supporting various mixing models., , und . SoCC, Seite 96-101. IEEE, (2016)Expandable MDC-based FFT architecture and its generator for high-performance applications., , , und . SoCC, Seite 188-192. IEEE, (2010)Sample preparation for many-reactant bioassay on DMFBs using common dilution operation sharing., , , und . ICCAD, Seite 615-621. IEEE, (2013)Defect-aware synthesis for reconfigurable single-electron transistor arrays., , und . VLSI-SoC, Seite 1-6. IEEE, (2017)Sample preparation for droplet-based microfluidics., und . ISIC, Seite 364-367. IEEE, (2014)Performance-Driven Architectural Synthesis for Distributed Register-File Microarchitecture with Inter-Island Delay., , , , und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 95-A (2): 559-566 (2012)ALTO: an iterative area/performance tradeoff algorithm for LUT-based FPGA technology mapping., , und . IEEE Trans. Very Large Scale Integr. Syst., 8 (4): 392-400 (2000)Automatic Verification Stimulus Generation for Interface Protocols Modeled With Non-Deterministic Extended FSM., , und . IEEE Trans. Very Large Scale Integr. Syst., 17 (5): 723-727 (2009)FSM-Based Formal Compliance Verification of Interface Protocols., , , , und . J. Inf. Sci. Eng., 26 (5): 1601-1617 (2010)Probability-Based Static Scaling Optimization for Fixed Wordlength FFT Processors., , , und . J. Inf. Sci. Eng., 30 (4): 991-1014 (2014)