( en | de | ru )

 

Disambiguierung von "Yang, Lita"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Bit Error Tolerance of a CIFAR-10 Binarized Convolutional Neural Network Processor.

, , , , und . ISCAS, Seite 1-5. IEEE, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Lita Lilikwargawidjaja

Rita Anita Litauszky

Beáta Litauszki

Lita Plagemann

Lita Vespermann

 

Weitere Publikationen von Autoren mit dem selben Namen

BinarEye: An always-on energy-accuracy-scalable binary CNN processor with all memory on chip in 28nm CMOS., , , , und . CICC, Seite 1-4. IEEE, (2018)SRAM voltage scaling for energy-efficient convolutional neural networks., und . ISQED, Seite 7-12. IEEE, (2017)11.2 A 3D integrated Prototype System-on-Chip for Augmented Reality Applications Using Face-to-Face Wafer Bonded 7nm Logic at <2μm Pitch with up to 40% Energy Reduction at Iso-Area Footprint., , , , , , , , , und 3 andere Autor(en). ISSCC, Seite 210-212. IEEE, (2024)Pushing the Limits of Narrow Precision Inferencing at Cloud Scale with Microsoft Floating Point., , , , , , , , , und 14 andere Autor(en). NeurIPS, (2020)Bit Error Tolerance of a CIFAR-10 Binarized Convolutional Neural Network Processor., , , , und . ISCAS, Seite 1-5. IEEE, (2018)Three-Dimensional Stacked Neural Network Accelerator Architectures for AR/VR Applications., , , , , , , , und . IEEE Micro, 42 (6): 116-124 (2022)TRIG: hardware accelerator for inference-based applications and experimental demonstration using carbon nanotube FETs., , , , , , , , , und 2 andere Autor(en). DAC, Seite 74:1-74:10. ACM, (2018)Mixed-signal circuits for embedded machine-learning applications., , , , und . ACSSC, Seite 1341-1345. IEEE, (2015)An Always-On 3.8 $\mu$ J/86% CIFAR-10 Mixed-Signal Binary CNN Processor With All Memory on Chip in 28-nm CMOS., , , , und . IEEE J. Solid State Circuits, 54 (1): 158-172 (2019)An always-on 3.8μJ/86% CIFAR-10 mixed-signal binary CNN processor with all memory on chip in 28nm CMOS., , , , und . ISSCC, Seite 222-224. IEEE, (2018)