Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Real-Time Image Processing Based on Service Function Chaining Using CPU-FPGA Architecture., , und . IEICE Trans. Commun., 103-B (1): 11-19 (2020)A Power Reduction Scheme with Partial Sleep Control of ONU Frame Buffer in Operation., , und . IEICE Trans. Commun., 104-B (5): 481-489 (2021)A 4: 2: 2P@ML MPEG-2 video encoder board using an enhanced MP@ML video encoder LSI., , , , und . IEEE Trans. Consumer Electronics, 45 (4): 1130-1133 (1999)Low Delay 4K 120fps HEVC Decoder with Parallel Processing Architecture., , , , , , , und . COOL CHIPS, Seite 1-3. IEEE, (2019)OpenCL-Based Design of an FPGA Accelerator for H.266/VVC Transform and Quantization., , , , , , , und . MWSCAS, Seite 1-4. IEEE, (2022)An Efficient Reference Image Sharing Method for the Parallel Video Encoding Architecture., , , , , , , und . COOL CHIPS, Seite 1-3. IEEE, (2022)Single-Chip MPEG-2 422P@HL CODEC LSI With Multichip Configuration for Large Scale Processing Beyond HDTV Level., , , , , , , , , und 3 andere Autor(en). IEEE Trans. Very Large Scale Integr. Syst., 15 (9): 1055-1059 (2007)Programmable Hardware Accelerator for Finite-State-Machine Processing in Flexible Access Network Systems., , , und . IEICE Trans. Commun., 104-B (3): 277-285 (2021)Video Service Function Chaining with a Real-time Packet Reordering Circuit., , und . ISCAS, Seite 1-5. IEEE, (2018)An Efficient Reference Image Sharing Method for the Image-Division Parallel Video Encoding Architecture., , , , , , , und . IEICE Trans. Electron., 106 (6): 312-320 (Juni 2023)