Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Path delay test compaction with process variation tolerance., , , , , und . DAC, Seite 845-850. ACM, (2005)A novel capture-safety checking method for multi-clock designs and accuracy evaluation with delay capture circuits., , , , , , , und . VTS, Seite 197-202. IEEE Computer Society, (2012)On Guaranteeing Capture Safety in At-Speed Scan Testing with Broadcast-Scan-Based Test Compression., , , , , und . VLSI Design, Seite 279-284. IEEE Computer Society, (2013)On an Effective Selection of IDDQ Measurement Vectors for Sequential Circuits., , und . Asian Test Symposium, Seite 147-152. IEEE Computer Society, (1999)An Efficient Procedure for Obtaining Implication Relations and Its Application to Redundancy Identification., , und . Asian Test Symposium, Seite 58-63. IEEE Computer Society, (1998)On Combining Pinpoint Test Set Relaxation and Run-Length Codes for Reducing Test Data Volume., , , und . ICCD, Seite 387-396. IEEE Computer Society, (2003)Hybrid BIST Using Partially Rotational Scan., , , , und . Asian Test Symposium, Seite 379-384. IEEE Computer Society, (2001)On Improving Defect Coverage of Stuck-at Fault Tests., , , , und . Asian Test Symposium, Seite 216-223. IEEE Computer Society, (2005)On compacting test sets by addition and removal of test vectors., , , und . VTS, Seite 202-207. IEEE Computer Society, (1994)DART: Dependable VLSI test architecture and its implementation., , , , , , , , , und . ITC, Seite 1-10. IEEE Computer Society, (2012)