( en | de | ru )

 

Disambiguierung von "Sacchetto, Davide"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Co-Design of ReRAM Passive Crossbar Arrays Integrated in 180 nm CMOS Technology.

, , , , , , , , und . IEEE J. Emerg. Sel. Topics Circuits Syst., 6 (3): 339-351 (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Davide Pennino

Davide Cadamuro

Davide Batic

Davide Pagani

Davide Cantoni

 

Weitere Publikationen von Autoren mit dem selben Namen

Memristive devices fabricated with silicon nanowire schottky barrier transistors., , , , und . ISCAS, Seite 9-12. IEEE, (2010)Multiterminal Memristive Nanowire Devices for Logic and Memory Applications: A Review., , und . Proc. IEEE, 100 (6): 2008-2020 (2012)Co-Design of ReRAM Passive Crossbar Arrays Integrated in 180 nm CMOS Technology., , , , , , , , und . IEEE J. Emerg. Sel. Topics Circuits Syst., 6 (3): 339-351 (2016)Alternative design methodologies for the next generation logic switch., , , und . ICCAD, Seite 231-234. IEEE Computer Society, (2011)Design aspects of carry lookahead adders with vertically-stacked nanowire transistors., , , und . ISCAS, Seite 1715-1718. IEEE, (2010)Vertically-stacked double-gate nanowire FETs with controllable polarity: from devices to regular ASICs., , , , , , und . DATE, Seite 625-630. EDA Consortium San Jose, CA, USA / ACM DL, (2013)Low-voltage read/write circuit design for transistorless ReRAM crossbar arrays in 180nm CMOS technology., , , , und . ISCAS, Seite 9-12. IEEE, (2015)GMS: Generic memristive structure for non-volatile FPGAs., , , , und . VLSI-SoC, Seite 94-98. IEEE, (2012)Process/design co-optimization of regular logic tiles for double-gate silicon nanowire transistors., , , , , , und . NANOARCH, Seite 55-60. ACM, (2012)Towards structured ASICs using polarity-tunable Si nanowire transistors., , , , , , und . DAC, Seite 123:1-123:4. ACM, (2013)