Autor der Publikation

A Redefinable Symbolic Simulation Technique to Testability Design Rules Checking.

, , , und . EDAC-ETC-EUROASIC, Seite 668. IEEE Computer Society, (1994)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A Generic Architecture for On-Chip Packet-Switched Interconnections., und . DATE, Seite 250-256. IEEE Computer Society / ACM, (2000)STEPS: Experimenting a New Software-Based Strategy for Testing SoCs Containing P1500-Compliant IP Cores., , , , und . DATE, Seite 712-713. IEEE Computer Society, (2004)GECOS : Mécanisme de synchronisation passant à l'échelle à plusieurs lecteurs et un écrivain pour structures chaînées., , , und . Technique et Science Informatiques, 34 (1-2): 53-78 (2015)Multilevel logic optimization of very high complexity circuits., , , , und . EURO-DAC, Seite 14-19. IEEE Computer Society, (1994)Protocol and Performance Analysis of the MPC Parallel Computer., , , , , , , , und . IPDPS, Seite 52. IEEE Computer Society, (2001)At-Speed Testing of Core-Based System-on-Chip Using an Embedded Micro-Tester., , und . VTS, Seite 447-454. IEEE Computer Society, (2007)A Redefinable Symbolic Simulation Technique to Testability Design Rules Checking., , , und . EDAC-ETC-EUROASIC, Seite 668. IEEE Computer Society, (1994)Fully distributed initialization procedure for a 2D-Mesh NoC, including off-line BIST and partial deactivation of faulty components., , und . IOLTS, Seite 194-196. IEEE Computer Society, (2010)A portable clock multiplier generator using digital CMOS standard cells., , und . IEEE J. Solid State Circuits, 31 (7): 958-965 (1996)Using C to write portable CMOS VLSI module generators., und . EURO-DAC, Seite 676-681. IEEE Computer Society, (1994)