( en | de | ru )

 

Disambiguierung von "Mahashin, David"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 50Gb/s Hybrid Integrated Si-Photonic Optical Link in 16nm FinFET.

, , , , , , , , , und . VLSI Circuits, Seite 190-. IEEE, (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Jürgen Davids

Volker David

Bodo David

Erich David

Ernst David

 

Weitere Publikationen von Autoren mit dem selben Namen

50Gb/s Hybrid Integrated Si-Photonic Optical Link in 16nm FinFET., , , , , , , , , und 1 andere Autor(en). ECOC, Seite 1-4. IEEE, (2020)A 112-Gb/s PAM-4 Long-Reach Wireline Transceiver Using a 36-Way Time-Interleaved SAR ADC and Inverter-Based RX Analog Front-End in 7-nm FinFET., , , , , , , , , und 11 andere Autor(en). IEEE J. Solid State Circuits, 56 (1): 7-18 (2021)Design of a 50-Gb/s Hybrid Integrated Si-Photonic Optical Link in 16-nm FinFET., , , , , , , , , und 1 andere Autor(en). IEEE J. Solid State Circuits, 55 (4): 1086-1095 (2020)A 0.5-28GB/S Wireline Tranceiver with 15-Tap DFE and Fast-Locking Digital CDR in 7NM FinFET., , , , , , , , , und 7 andere Autor(en). VLSI Circuits, Seite 145-146. IEEE, (2018)6.1 A 112Gb/s PAM-4 Long-Reach Wireline Transceiver Using a 36-Way Time-Interleaved SAR-ADC and Inverter-Based RX Analog Front-End in 7nm FinFET., , , , , , , , , und 11 andere Autor(en). ISSCC, Seite 116-118. IEEE, (2020)A 50Gb/s Hybrid Integrated Si-Photonic Optical Link in 16nm FinFET., , , , , , , , , und . VLSI Circuits, Seite 190-. IEEE, (2019)A O.96pJ/b 7 × 50Gb/s-per-Fiber WDM Receiver with Stacked 7nm CMOS and 45nm Silicon Photonic Dies., , , , , , , , , und 7 andere Autor(en). ISSCC, Seite 204-205. IEEE, (2023)A 112GB/S PAM4 Wireline Receiver Using a 64-Way Time-Interleaved SAR ADC in 16NM FinFET., , , , , , , , , und 5 andere Autor(en). VLSI Circuits, Seite 47-48. IEEE, (2018)