Autor der Publikation

Memory Efficient JPEG 2000 Architecture With Stripe Pipeline Scheduling.

, , , und . IEEE Trans. Signal Process., 54 (12): 4807-4816 (2006)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Memory efficient JPEG2000 architecture with stripe pipeline scheme., , , , und . ICASSP (5), Seite 1-4. IEEE, (2005)124Ms/s pixel-pipelined motion-JPEG 2000 codec without tile memory., , , , , , und . ISSCC, Seite 1586-1595. IEEE, (2006)Memory Efficient JPEG 2000 Architecture With Stripe Pipeline Scheduling., , , und . IEEE Trans. Signal Process., 54 (12): 4807-4816 (2006)Architecture and Analysis of Color Structure Descriptor for Real-Time Video Indexing and Retrieval., , , und . PCM (2), Volume 3332 von Lecture Notes in Computer Science, Seite 130-137. Springer, (2004)Low delay, error robust wireless video transmission architecture for video communication., , und . ICME (1), Seite 265-268. IEEE Computer Society, (2002)Hardware oriented rate control algorithm and implementation for realtime video coding., , , und . ICME, Seite 421-424. IEEE Computer Society, (2003)Error-Propagation Analysis and Concealment Strategy for MPEG-4 Video Bitstream with Data Partitioning., , , , und . ICME, IEEE Computer Society, (2001)Low-delay and error-robust wireless video transmission for video communications., , und . IEEE Trans. Circuits Syst. Video Techn., 12 (12): 1049-1058 (2002)High-Performance JPEG 2000 Encoder With Rate-Distortion Optimization., , , , und . IEEE Trans. Multim., 8 (4): 645-653 (2006)Design and Implementation of JPEG 2000 Codec with Bit-Plane Scalable Architecture., , , , und . SiPS, Seite 428-433. IEEE, (2006)