Autor der Publikation

Memory Efficient JPEG 2000 Architecture With Stripe Pipeline Scheduling.

, , , und . IEEE Trans. Signal Process., 54 (12): 4807-4816 (2006)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Architecture Design of Fine Grain Quality Scalable Encoder with CABAC for H.264/AVC Scalable Extension., , , , und . J. Signal Process. Syst., 60 (3): 363-375 (2010)Analysis and VLSI architecture for 1-D and 2-D discrete wavelet transform., , und . IEEE Trans. Signal Process., 53 (4): 1575-1586 (2005)Flipping structure: an efficient VLSI architecture for lifting-based discrete wavelet transform., , und . IEEE Trans. Signal Process., 52 (4): 1080-1089 (2004)An efficient and simple VLSI tree architecture for motion estimation algorithms., , und . IEEE Trans. Signal Process., 41 (2): 889-900 (1993)Learning a Code-Space Predictor by Exploiting Intra-Image-Dependencies., , , und . BMVC, Seite 124. BMVA Press, (2018)Vector quantization using tree-structured self-organizing feature maps., , und . IEEE J. Sel. Areas Commun., 12 (9): 1594-1599 (1994)Fast prediction algorithm of adaptive GOP structure for SVC., , , und . VCIP, Volume 6508 von SPIE Proceedings, Seite 65080U. SPIE, (2007)Simple online and realtime tracking with spherical panoramic camera., , und . ICCE, Seite 1-6. IEEE, (2018)GPU-accelerated high-resolution image stitching with better initial guess., , , und . ICCE, Seite 1-3. IEEE, (2018)Accurate and Bandwidth Efficient Architecture for CNN-based Full-HD Super-Resolution., , , und . ISCAS, Seite 1-5. IEEE, (2018)