( en | de | ru )

 

Disambiguierung von "Calhoun, Benton H."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Asymmetric 6T SRAM with two-phase write and split bitline differential sensing for low voltage operation.

, , , , und . ISQED, Seite 139-146. IEEE, (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Brian Calhoun

H -H Kaatz

Florian H H Giesert

Lobna H airall h

Christoph H -H Traulsen

 

Weitere Publikationen von Autoren mit dem selben Namen

Virtual prototyper (ViPro): an early design space exploration and optimization tool for SRAM designers., , , und . DAC, Seite 138-143. ACM, (2010)New category of ultra-thin notchless 6T SRAM cell layout topologies for sub-22nm., und . ISQED, Seite 425-430. IEEE, (2011)Serial sub-threshold circuits for ultra-low-power systems., und . ISLPED, Seite 27-32. ACM, (2009)Error-energy analysis of hardware logarithmic approximation methods for low power applications., , , und . ISCAS, Seite 2361-2364. IEEE, (2015)Body Sensor Networks: A Holistic Approach From Silicon to Users., , , , , , , , , und 1 andere Autor(en). Proc. IEEE, 100 (1): 91-106 (2012)Optimizing energy efficient low-swing interconnect for sub-threshold FPGAs., , , und . FPL, Seite 1-4. IEEE, (2015)Using island-style bi-directional intra-CLB routing in low-power FPGAs., , , und . FPL, Seite 1-7. IEEE, (2015)A 745pA Hybrid Asynchronous Binary-Searching and Synchronous Linear-Searching Digital LDO with 3.8×105 Dynamic Load Range, 99.99% Current Efficiency, and 2mV Output Voltage Ripple., und . ISSCC, Seite 232-234. IEEE, (2019)A 10mV-input boost converter with inductor peak current control and zero detection for thermoelectric energy harvesting., , und . CICC, Seite 1-4. IEEE, (2014)A reverse write assist circuit for SRAM dynamic write VMIN tracking using canary SRAMs., , , , und . ISQED, Seite 1-8. IEEE, (2014)