Autor der Publikation

Impacts of NBTI and PBTI on SRAM static/dynamic noise margins and cell failure probability.

, , , , , und . Microelectron. Reliab., 49 (6): 642-649 (2009)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

High Performance and Low Power Electronics on Flexible Substrate., , , und . DAC, Seite 274-275. IEEE, (2007)FinFET SRAM: Optimizing Silicon Fin Thickness and Fin Ratio to Improve Stability at iso Area., , und . CICC, Seite 623-626. IEEE, (2007)Modeling and optimization approach to robust and low-power FinFET SRAM design in nanoscale era., , und . CICC, Seite 835-838. IEEE, (2005)FinFET SRAM - Device and Circuit Design Considerations., , und . ISQED, Seite 511-516. IEEE Computer Society, (2004)Covariance computation in MHE: A nonlinear regression approach., , und . ICCA, Seite 663-668. IEEE, (2016)Optimal Dual-VT Design in Sub-100 Nanometer PDSOI and Double-Gate Technologies., , , , , und . VLSI Design, Seite 125-130. IEEE Computer Society, (2008)Variations: Sources and Characterization., und . Low-Power Variation-Tolerant Design in Nanometer Silicon, Springer, (2011)An Analytical Fringe Capacitance Model for Interconnects Using Conformal Mapping., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 25 (12): 2765-2774 (2006)Compact thermal models for estimation of temperature-dependent power/performance in FinFET technology., , , , , und . ASP-DAC, Seite 237-242. IEEE, (2006)Asymmetric halo CMOSFET to reduce static power dissipation with improved performance., und . ISCAS (1), Seite 1-4. IEEE, (2005)