( en | de | ru )

 

Disambiguierung von "Chuang, Ching-Te"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Impacts of gate-oxide breakdown on power-gated SRAM.

, , und . Microelectron. J., 42 (1): 101-112 (2011)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Shih-Te Chuang

Ching-yao Chuang

Ching-Ho Chuang

Wilhelm Ching

Paisal Chingduang

 

Weitere Publikationen von Autoren mit dem selben Namen

Modeling and Analysis of Leakage Currents in Double-Gate Technologies., , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 25 (10): 2052-2061 (2006)A high-performance low VMIN 55nm 512Kb disturb-free 8T SRAM with adaptive VVSS control., , , , , , , , , und 9 andere Autor(en). SoCC, Seite 197-200. IEEE, (2011)Area-power-efficient 11-bit hybrid dual-Vdd ADC with self-calibration for neural sensing application., , , , und . SoCC, Seite 18-23. IEEE, (2016)Evaluation of Read- and Write-Assist circuits for GeOI FinFET 6T SRAM cells., , , und . ISCAS, Seite 1122-1125. IEEE, (2014)Benchmarking of Monolayer and Bilayer Two-Dimensional Transition Metal Dichalcogenide (TMD) Based Logic Circuits and 6T SRAM Cells., , und . ISLPED, Seite 242-247. ACM, (2016)A floating-body dynamic supply boosting technique for low-voltage sram in nanoscale PD/SOI CMOS technologies., , , , und . ISLPED, Seite 8-13. ACM, (2007)Low temperature (<180 °C) bonding for 3D integration., , , , , , , , , und 1 andere Autor(en). 3DIC, Seite 1-5. IEEE, (2013)Stability and performance optimization of InGaAs-OI and GeOI hetero-channel SRAM cells., , , und . ESSDERC, Seite 77-80. IEEE, (2012)A 0.35 V, 375 kHz, 5.43 µW, 40 nm, 128 kb, symmetrical 10T subthreshold SRAM with tri-state bit-line., , , , , , und . Microelectron. J., (2016)Reducing parasitic BJT effects in partially depleted SOI digital logic circuits., , und . Microelectron. J., 39 (2): 275-285 (2008)