Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

A wirelessly powered log-based closed-loop deep brain stimulation SoC with two-way wireless telemetry for treatment of neurological disorders.

H. Rhew, J. Jeong, J. Fredenburg, S. Dodani, P. Patil, und M. Flynn. VLSIC, Seite 70-71. IEEE, (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Jun-Won Hyon

Tae-In Hyon

Tahvo Hyötyläinen

Hyo Jeong Moon

Jung-Hyo Kim

Weitere Publikationen von Autoren mit dem selben Namen

A 22Gb/s, 10mm on-chip serial link over lossy transmission line with resistive termination.H. Rhew, M. Flynn, und J. Park. ESSCIRC, Seite 233-236. IEEE, (2012)A 72GS/s, 8-bit DAC-based Wireline Transmitter in 4nm FinFET CMOS for 200+Gb/s Serial Links.T. Dickson, Z. Deniz, M. Cochet, M. Kossel, T. Morf, Y. Choi, P. Francese, M. Brändli, T. Beukema, C. Baks und 14 andere Autor(en). VLSI Technology and Circuits, Seite 28-29. IEEE, (2022)An 8-bit 56GS/s 64x Time-Interleaved ADC with Bootstrapped Sampler and Class-AB Buffer in 4nm CMOS.S. Yonar, P. Francese, M. Brändli, M. Kossel, T. Morf, J. Proesel, S. Rylov, H. Ainspan, M. Cochet, Z. Deniz und 17 andere Autor(en). VLSI Technology and Circuits, Seite 168-169. IEEE, (2022)3.2 A 320mW 32Gb/s 8b ADC-based PAM-4 analog front-end with programmable gain control and analog peaking in 28nm CMOS.D. Cui, H. Zhang, N. Huang, A. Nazemi, B. Çatli, H. Rhew, B. Zhang, A. Momtaz, und J. Cao. ISSCC, Seite 58-59. IEEE, (2016)A 4nm 1.15TB/s HBM3 Interface with Resistor-Tuned Offset-Calibration and In-Situ Margin-Detection.K. Chae, J. Park, J. Song, B. Koo, J. Oh, S. Yi, W. Lee, D. Kim, T. Yeo, K. Kang und 8 andere Autor(en). ISSCC, Seite 406-407. IEEE, (2023)13.10 A 4nm 48Gb/s/wire Single-Ended NRZ Parallel Transceiver with Offset-Calibration and Equalization Schemes for Next-Generation Memory Interfaces and Chiplets.K. Seong, W. Oh, H. Lee, G. Bae, Y. Suh, H. Lee, J. Kim, E. Kim, Y. Kang, G. Mo und 7 andere Autor(en). ISSCC, Seite 250-252. IEEE, (2024)A wirelessly powered log-based closed-loop deep brain stimulation SoC with two-way wireless telemetry for treatment of neurological disorders.H. Rhew, J. Jeong, J. Fredenburg, S. Dodani, P. Patil, und M. Flynn. VLSIC, Seite 70-71. IEEE, (2012)A 64 Channel Programmable Closed-Loop Neurostimulator With 8 Channel Neural Amplifier and Logarithmic ADC.J. Lee, H. Rhew, D. Kipke, und M. Flynn. IEEE J. Solid State Circuits, 45 (9): 1935-1945 (2010)18.1 A 600Gb/s DP-QAM64 Coherent Optical Transceiver Frontend with 4x105GS/s 8b ADC/DAC in 16nm CMOS.G. Li, A. Garg, T. He, U. Singh, J. Zhang, L. Rao, C. Liu, M. Nazari, Y. Liu, Y. Liu und 9 andere Autor(en). ISSCC, Seite 338-340. IEEE, (2024)A 4nm 32Gb/s 8Tb/s/mm Die-to-Die Chiplet Using NRZ Single-Ended Transceiver With Equalization Schemes And Training Techniques.K. Seong, D. Park, G. Bae, H. Lee, Y. Suh, W. Oh, H. Lee, J. Kim, T. Lee, G. Mo und 6 andere Autor(en). ISSCC, Seite 114-115. IEEE, (2023)

BibSonomy

Disambiguierung von "Rhew, Hyo-Gyuem"