( en | de | ru )

 

Disambiguierung von "Muraoka, Michiaki"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Design for testability using register-transfer level partial scan selection.

, , , , , , und . ASP-DAC, ACM, (1995)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Michiaki Horie

 

Weitere Publikationen von Autoren mit dem selben Namen

A Partial Scan Design Method Based on n-Fold Line-up Structures., , , , und . Asian Test Symposium, Seite 306-. IEEE Computer Society, (1997)A DFT Selection Method for Reducing Test Application Time of System-on-Chips., , , , und . IEICE Trans. Inf. Syst., 87-D (3): 609-619 (2004)A Method of Test Plan Grouping to Shorten Test Length for RTL Data Paths under a Test Controller Area Constraint., , , , und . Asian Test Symposium, Seite 130-135. IEEE Computer Society, (2003)A Test Generation Method Using a Compacted Test Table and a Test Generation Method Using a Compacted Test Plan Table for RTL Data Path Circuits., , und . VTS, Seite 328-335. IEEE Computer Society, (2002)Logic simulation for LSI., , und . DAC, Seite 755-761. ACM/IEEE, (1982)A critical net reshape-router for high-performance VLSI layout design., , , und . APCCAS, Seite 587-590. IEEE, (2014)VCore-based platform for SoC design., , , und . ASP-DAC, Seite 453-458. ACM, (2003)A multilayer crosstalk avoidance router using restricted maze grids., , und . MWSCAS, Seite 641-644. IEEE, (2013)Design methodology for SoC arthitectures based on reusable virtual cores., , , , und . ASP-DAC, Seite 256-262. IEEE Computer Society, (2004)A SoC Test Strategy Based on a Non-Scan DFT Method., , und . Asian Test Symposium, Seite 305-310. IEEE Computer Society, (2002)