( en | de | ru )

 

Disambiguierung von "Miura, Yukiya"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
IDDQ Sensing Technique for High Speed IDDQ Testing.

, , , , , und . Asian Test Symposium, Seite 111-116. IEEE Computer Society, (2001)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Naotomo Miura

Kota Miura

Yuzuru Miura

 

Weitere Publikationen von Autoren mit dem selben Namen

Current Testable Design of Resistor String DACs., , , , und . ATS, Seite 399-403. IEEE, (2007)Development of FF Circuits for Measures Against Power Supply Noise., , und . IOLTS, Seite 48-51. IEEE, (2019)Simulation of resistive bridging fault to minimize the presence of intermediate voltage and oscillation in CMOS circuits., , und . Asian Test Symposium, Seite 120-124. IEEE Computer Society, (2000)Dual Edge Triggered Flip-Flops for Noise Blocking and Application to Signal Delay Detection., und . Asian Test Symposium, Seite 119-124. IEEE Computer Society, (2012)Hybrid Rocket Engine Design Using Pairwise Ranking Surrogate-assisted Differential Evolution., , , und . GECCO Companion, Seite 1956-1962. ACM, (2023)Ramp Voltage Testing for Detecting Interconnect Open Faults.. IEICE Trans. Inf. Syst., 91-D (3): 700-705 (2008)Simulation-based analysis of FF behavior in presence of power supply noise., und . IOLTS, Seite 151-156. IEEE, (2017)IDDQ Sensing Technique for High Speed IDDQ Testing., , , , , und . Asian Test Symposium, Seite 111-116. IEEE Computer Society, (2001)A BIC Sensor Capable of Adjusting IDDQ Limit in Tests., , , und . ATS, Seite 69-74. IEEE, (2006)A Case Study of Mixed-Signal Integrated Circuit Testing: An Application of Current Testing Using the Upper Limit and the Lower Limit., , und . ISCAS, Seite 77-80. IEEE, (1994)