( en | de | ru )

 

Disambiguierung von "Bahar, R. Iris"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Cost Effective Approach for Online Error Detection Using Invariant Relationships.

, , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 29 (5): 788-801 (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Bahar Haghanipour

Kayvan Baharmast

Cengiz Iristay

Aida Baharuddin

Bahar Hadzaad

Genexpressionen der Cytochrome P450 1B1 und 2E1 in Abhängigkeit einer PAH-Einwirkung infolge Rauchens sowie der individuellen Suszeptibilität. Uni Gießen, (2009)
 

Weitere Publikationen von Autoren mit dem selben Namen

SoC-TM: integrated HW/SW support for transactional memory programming on embedded MPSoCs., , , , , , und . CODES+ISSS, Seite 39-48. ACM, (2011)CMOS dynamic power estimation based on collapsible current source transistor modeling., , , , , und . ISLPD, Seite 111-116. ACM, (1995)ABACUS: A technique for automated behavioral synthesis of approximate computing circuits., , , und . DATE, Seite 1-6. European Design and Automation Association, (2014)Understanding the Impact of Precision Quantization on the Accuracy and Energy of Neural Networks., , , , und . CoRR, (2016)Concurrent Data Structures with Near-Data-Processing: an Architecture-Aware Implementation., , , , und . SPAA, Seite 297-308. ACM, (2019)Hardware acceleration of feature detection and description algorithms on low-power embedded platforms., , , , und . FPL, Seite 1-9. IEEE, (2016)Temperature-Insensitive Dual- Vth Synthesis for Nanometer CMOS Technologies Under Inverse Temperature Dependence., , , und . IEEE Trans. Very Large Scale Integr. Syst., 18 (11): 1608-1620 (2010)Fast Design Exploration for Performance, Power and Accuracy Tradeoffs in FPGA-Based Accelerators., , , und . ACM Trans. Reconfigurable Technol. Syst., 7 (1): 4:1-4:22 (2014)Architectures for Silicon Nanoelectronics and Beyond., , , , , , , und . Computer, 40 (1): 25-33 (2007)Symbolic timing analysis and resynthesis for low power of combinational circuits containing false paths., , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 16 (10): 1101-1115 (1997)