( en | de | ru )

 

Disambiguierung von "Ho, Tsung-Yi"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Lookup Table-Based Fast Reliability-Aware Sample Preparation Using Digital Microfluidic Biochips.

, , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 39 (10): 2708-2721 (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Tsung Ming Ho

Kun-ho Yi

Kun Ho Yi

Ky ng-ho Yi

Tsing-Tshih Tsung

 

Weitere Publikationen von Autoren mit dem selben Namen

Bus-driven floorplanning with bus pin assignment and deviation minimization., und . Integr., 45 (4): 405-426 (2012)Guest Editors' Introduction: Microfluidics: Design and Test Solutions for Enabling Biochemistry on a Chip., und . IEEE Des. Test, 32 (6): 6-7 (2015)Storage and Caching: Synthesis of Flow-Based Microfluidic Biochips., , , und . IEEE Des. Test, 32 (6): 69-75 (2015)A Network-Flow Based Pin-Count Aware Routing Algorithm for Broadcast-Addressing EWOD Chips., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 30 (12): 1786-1799 (2011)Lookup Table-Based Fast Reliability-Aware Sample Preparation Using Digital Microfluidic Biochips., , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 39 (10): 2708-2721 (2020)Post-Route Refinement for High-Frequency PCBs Considering Meander Segment Alleviation., , , und . CoRR, (2017)Load-balanced clock tree synthesis with adjustable delay buffer insertion for clock skew reduction in multiple dynamic supply voltage designs., , , und . ACM Trans. Design Autom. Electr. Syst., 17 (3): 34:1-34:22 (2012)Reliability-aware synthesis for flow-based microfluidic biochips by dynamic-device mapping., , , und . DAC, Seite 141:1-141:6. ACM, (2015)Timing-aware clock gating of pulsed-latch circuits for low power design., und . VLSI-DAT, Seite 1-4. IEEE, (2013)A nonlinear optimization methodology for resistor matching in analog integrated circuits., , und . VLSI-DAT, Seite 1-4. IEEE, (2012)