Autor der Publikation

Concurrently optimizing FPGA architecture parameters and transistor sizing: Implications for FPGA design.

, , , und . FPT, Seite 54-61. IEEE Computer Society, (2009)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Efficient Heterogeneous Architecture Floorplan Optimization using Analytical Methods., , , und . ACM Trans. Reconfigurable Technol. Syst., 4 (1): 3:1-3:23 (2010)Knowledge is Power: Module-level Sensing for Runtime Optimisation (Abstact Only)., , , , , und . FPGA, Seite 276. ACM, (2016)LUTNet: Learning FPGA Configurations for Highly Efficient Neural Network Inference., , , und . IEEE Trans. Computers, 69 (12): 1795-1808 (2020)Enabling Binary Neural Network Training on the Edge., , , , , , , , und . ACM Trans. Embed. Comput. Syst., 22 (6): 105:1-105:19 (November 2023)Guest Editors' Introduction: Field Programmable Logic and Applications., , und . IEEE Trans. Computers, 53 (11): 1361-1362 (2004)Wordlength optimization for linear digital signal processing., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 22 (10): 1432-1442 (2003)Rigorous Roundoff Error Analysis of Probabilistic Floating-Point Computations., , , und . CAV (2), Volume 12760 von Lecture Notes in Computer Science, Seite 626-650. Springer, (2021)Finding and Finessing Static Islands in Dynamically Scheduled Circuits., , und . FPGA, Seite 89-100. ACM, (2022)Multi-objective Co-design for model predictive control with an FPGA., , und . ECC, Seite 110-115. IEEE, (2016)Solving a positive definite system of linear equations via the matrix exponential., , und . CDC/ECC, Seite 2299-2304. IEEE, (2011)