( en | de | ru )

 

Disambiguierung von "Noda, Hideyuki"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 40GOPS 250mW massively parallel processor based on matrix architecture.

, , , , , , , , , , , und . ISSCC, Seite 1616-1625. IEEE, (2006)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Hideyuki Sakamoto

Teruhisa Noda

Tatsuhiko Noda

Shigeru Noda

Norihiro Noda

 

Weitere Publikationen von Autoren mit dem selben Namen

A Scalable Massively Parallel Processor for Real-Time Image Processing., , , , , , , , , und 9 andere Autor(en). IEEE J. Solid State Circuits, 46 (10): 2363-2373 (2011)A Configurable Enhanced TTRAM Macro for System-Level Power Management Unified Memory., , , , , , , und . IEEE J. Solid State Circuits, 42 (4): 853-861 (2007)A soft-error-immune maintenance-free TCAM architecture with associated embedded DRAM., , , und . CICC, Seite 451-454. IEEE, (2005)A Study of Sense-Voltage Margins in Low-Voltage-Operating Embedded DRAM Macros., , , , , , , , , und 2 andere Autor(en). IEICE Trans. Electron., 88-C (10): 2020-2027 (2005)Low-power multi-sensor system with task scheduling and autonomous standby mode transition control for IoT applications., , , , und . COOL Chips, Seite 1-3. IEEE Computer Society, (2017)CAM-based VLSI architecture for Huffman coding with real-time optimization of the code word table image coding example., , , , , , , und . ISCAS (5), Seite 5202-5205. IEEE, (2005)Efficient Vertical/Horizontal-Space 1D-DCT Processing Based on Massive-Parallel Matrix-Processing Engine., , , , , , , und . ISCAS, Seite 525-528. IEEE, (2007)3.5 A 40nm flash microcontroller with 0.80µs field-oriented-control intelligent motor timer and functional safety system for next-generation EV/HEV., , , , , , , , , und 2 andere Autor(en). ISSCC, Seite 58-59. IEEE, (2017)The Design and Implementation of the Massively Parallel Processor Based on the Matrix Architecture., , , , , , , , , und 5 andere Autor(en). IEEE J. Solid State Circuits, 42 (1): 183-192 (2007)A CAM-Based Signature-Matching Co-processor with Application-Driven Power-Reduction Features., , , , und . IEICE Trans. Electron., 88-C (6): 1332-1342 (2005)