( en | de | ru )

 

Disambiguierung von "Huda, Safeen"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Novel STT-MRAM Cell With Disturbance-Free Read Operation.

, und . IEEE Trans. Circuits Syst. I Regul. Pap., 60-I (6): 1534-1547 (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Huda Kaufmann

Egbert Huda

Huda Kanaah

Christiane Huda

Armin Huda

 

Weitere Publikationen von Autoren mit dem selben Namen

Towards PVT-Tolerant Glitch-Free Operation in FPGAs., und . FPGA, Seite 90-99. ACM, (2016)A full-stack search technique for domain optimized deep learning accelerators., , , , , , und . ASPLOS, Seite 27-42. ACM, (2022)Resiliency at Scale: Managing Google's TPUv4 Machine Learning Supercomputer., , , , , , , , , und 5 andere Autor(en). NSDI, Seite 761-774. USENIX Association, (2024)ShadowLLM: Predictor-based Contextual Sparsity for Large Language Models., , , , , , und . CoRR, (2024)On Hard Adders and Carry Chains in FPGAs., , , , , , , , , und . FCCM, Seite 52-59. IEEE Computer Society, (2014)Clock gating architectures for FPGA power reduction., , und . FPL, Seite 112-118. IEEE, (2009)A Survey on Circuit Modeling of Spin-Transfer-Torque Magnetic Tunnel Junctions., , und . IEEE Trans. Circuits Syst. I Regul. Pap., 61-I (9): 2634-2643 (2014)Optimizing FPGA Logic Block Architectures for Arithmetic., , , , , , , , , und 2 andere Autor(en). IEEE Trans. Very Large Scale Integr. Syst., 28 (6): 1378-1391 (2020)Learning to Design Accurate Deep Learning Accelerators with Inaccurate Multipliers., , , , , und . DATE, Seite 184-189. IEEE, (2022)A Full-stack Accelerator Search Technique for Vision Applications., , , , , und . CoRR, (2021)