( en | de | ru )

 

Disambiguierung von "Gronowski, Paul E."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 65 nm 2-Billion Transistor Quad-Core Itanium Processor.

, , , , , , , , , , , und . IEEE J. Solid State Circuits, 44 (1): 18-31 (2009)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Paul E Logan

Terence von Gronowski

Ursula E E Köhler

E Jecht

E Kothe

 

Weitere Publikationen von Autoren mit dem selben Namen

A 65nm 2-Billion-Transistor Quad-Core Itanium® Processor., , , , und . ISSCC, Seite 92-93. IEEE, (2008)A 65 nm 2-Billion Transistor Quad-Core Itanium Processor., , , , , , , , , und 2 andere Autor(en). IEEE J. Solid State Circuits, 44 (1): 18-31 (2009)Circuit Implementation of a 300-MHz 64-bit Second-generation CMOS Alpha CPU, , , , , , , , , und 11 andere Autor(en). Digit. Tech. J., (1995)A 300-MHz 64-b quad-issue CMOS RISC microprocessor., , , , , , , , , und 11 andere Autor(en). IEEE J. Solid State Circuits, 30 (11): 1203-1214 (November 1995)A 433-MHz 64-b quad-issue RISC microprocessor., , , , , , , , , und 2 andere Autor(en). IEEE J. Solid State Circuits, 31 (11): 1687-1696 (1996)High-performance microprocessor design., , , , und . IEEE J. Solid State Circuits, 33 (5): 676-686 (1998)A 32nm 3.1 billion transistor 12-wide-issue Itanium® processor for mission-critical servers., , , , , , und . ISSCC, Seite 84-86. IEEE, (2011)