Autor der Publikation

Using a Reconfigurable L1 Data Cache for Efficient Version Management in Hardware Transactional Memory.

, , , , , , und . PACT, Seite 361-371. IEEE Computer Society, (2011)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

System-level power estimation tool for embedded processor based platforms., , , , , und . RAPIDO, Seite 5:1-5:8. ACM, (2014)Improving the energy efficiency of hardware-assisted watchpoint systems., , , , und . DAC, Seite 54:1-54:6. ACM, (2013)PaRV: Parallelizing Runtime Detection and Prevention of Concurrency Errors., , , , und . RV, Volume 7687 von Lecture Notes in Computer Science, Seite 42-47. Springer, (2012)Hardware Transactional Memory with Operating System Support, HTMOS., , , und . Euro-Par Workshops, Volume 4854 von Lecture Notes in Computer Science, Seite 8-17. Springer, (2007)The limits of software transactional memory (STM): dissecting Haskell STM applications on a many-core environment., , , , , , und . Conf. Computing Frontiers, Seite 67-78. ACM, (2008)VPPET: Virtual platform power and energy estimation tool for heterogeneous MPSoC based FPGA platforms., , , , und . PATMOS, Seite 1-8. IEEE, (2014)Approximating a Multi-Grid Solver., , , und . PMBS@SC, Seite 97-107. IEEE, (2018)Novel SRAM bias control circuits for a low power L1 data cache., , , , und . NORCHIP, Seite 1-6. IEEE, (2012)RMS-TM: a comprehensive benchmark suite for transactional memory systems (abstracts only)., , , , , und . SIGMETRICS Perform. Evaluation Rev., 39 (3): 19 (2011)Hardware transactional memory with software-defined conflicts., , , , , , , und . ACM Trans. Archit. Code Optim., 8 (4): 31:1-31:20 (2012)