Autor der Publikation

Pattern Pruner: Automatic Pattern Size Reduction Method that Uses Computational Intelligence-Based Testing.

, , , und . ITC, Seite 1-10. IEEE Computer Society, (2006)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A 13.56MHz class e power amplifier for inductively coupled DC supply with 95% power added efficiency (PAE)., , , , und . EURFID, Seite 87-93. IEEE, (2015)Modelling and simulation of nanomagnetic logic with cadence virtuoso using Verilog-A., , , , , und . ESSDERC, Seite 97-100. IEEE, (2015)A 90-nm CMOS Low-Power GSM/EDGE Multimedia-Enhanced Baseband Processor With 380-MHz ARM926 Core and Mixed-Signal Extensions., , , , , , , , , und 9 andere Autor(en). IEEE J. Solid State Circuits, 42 (1): 134-144 (2007)Analysis and compensation of the bitline multiplexer in SRAM current sense amplifiers., , und . IEEE J. Solid State Circuits, 36 (11): 1745-1755 (2001)A 1.8-V MOSFET-only ΣΔ modulator using substrate biased depletion-mode MOS capacitors in series compensation., , und . IEEE J. Solid State Circuits, 36 (7): 1041-1047 (2001)In-Situ Delay Characterization and Local Supply Voltage Adjustment for Compensation of Local Parametric Variations., , , , und . IEEE J. Solid State Circuits, 42 (7): 1583-1592 (2007)Single Supply Voltage High-Speed Semi-dynamic Level-Converting Flip-Flop with Low Power and Area Consumption., , , und . PATMOS, Volume 3254 von Lecture Notes in Computer Science, Seite 392-401. Springer, (2004)A Design Space Comparison of 6T and 8T SRAM Core-Cells., , und . PATMOS, Volume 5349 von Lecture Notes in Computer Science, Seite 116-125. Springer, (2008)A 0.6V 100dB 5.2MHz transconductance amplifier realized in a multi-VT process., , , und . ESSCIRC, Seite 247-250. IEEE, (2005)Dynamic state-retention flip flop for fine-grained sleep-transistor scheme., , , , , , , , , und 2 andere Autor(en). ESSCIRC, Seite 145-148. IEEE, (2005)