Autor der Publikation

Test pattern selection to optimize delay test quality with a limited size of test set.

, , , , und . European Test Symposium, Seite 260. IEEE Computer Society, (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

An ECC-based memory architecture with online self-repair capabilities for reliability enhancement., , , , und . ETS, Seite 1-6. IEEE, (2015)Aging test strategy and adaptive test scheduling for SoC failure prediction., , , , , und . IOLTS, Seite 21-26. IEEE Computer Society, (2010)Core-Based Testing of Multiprocessor System-on-Chips Utilizing Hierarchical Functional Buses., , , und . ASP-DAC, Seite 720-725. IEEE Computer Society, (2007)Wrapper and TAM Co-Optimization for Reuse of SoC Functional Interconnects., und . DATE, Seite 1366-1369. ACM, (2008)DART: Dependable VLSI test architecture and its implementation., , , , , , , , , und . ITC, Seite 1-10. IEEE Computer Society, (2012)A fast and accurate per-cell dynamic IR-drop estimation method for at-speed scan test pattern validation., , , und . ITC, Seite 1-8. IEEE Computer Society, (2012)Area Overhead and Test Time Co-Optimization through NoC Bandwidth Sharing., , und . ATS, Seite 459-462. IEEE, (2007)Detecting hardware Trojans without a Golden IC through clock-tree defined circuit partitions., , , und . ETS, Seite 1-6. IEEE, (2017)Test pattern selection to optimize delay test quality with a limited size of test set., , , , und . European Test Symposium, Seite 260. IEEE Computer Society, (2010)Power-constrained test scheduling for multi-clock domain SoCs., , und . DATE, Seite 297-302. European Design and Automation Association, Leuven, Belgium, (2006)