( en | de | ru )

 

Disambiguierung von "Anastopoulos, Nikos"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Tuning Blocked Array Layouts to Exploit Memory Hierarchy in SMT Architectures.

, , , und . Panhellenic Conference on Informatics, Volume 3746 von Lecture Notes in Computer Science, Seite 600-610. Springer, (2005)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Blagoje Nikosavi

Nikos Green

Nikos Wallburger

Nikos Papamichail

Nikos Parlavantzas

 

Weitere Publikationen von Autoren mit dem selben Namen

Facilitating efficient synchronization of asymmetric threads on hyper-threaded processors., und . IPDPS, Seite 1-8. IEEE, (2008)Early experiences on accelerating Dijkstra's algorithm using transactional memory., , , und . IPDPS, Seite 1-8. IEEE, (2009)Tuning Blocked Array Layouts to Exploit Memory Hierarchy in SMT Architectures., , , und . Panhellenic Conference on Informatics, Volume 3746 von Lecture Notes in Computer Science, Seite 600-610. Springer, (2005)Employing Transactional Memory and Helper Threads to Speedup Dijkstra's Algorithm., , , und . ICPP, Seite 388-395. IEEE Computer Society, (2009)Understanding the Performance of Sparse Matrix-Vector Multiplication., , , , und . PDP, Seite 283-292. IEEE Computer Society, (2008)Overlapping computation and communication in SMT clusters with commodity interconnects., , , und . CLUSTER, Seite 1-10. IEEE Computer Society, (2009)An Approach to Parallelize Kruskal's Algorithm Using Helper Threads., , , und . IPDPS Workshops, Seite 1601-1610. IEEE Computer Society, (2012)Exploring the Capacity of a Modern SMT Architecture to Deliver High Scientific Application Performance., , , und . HPCC, Volume 4208 von Lecture Notes in Computer Science, Seite 180-189. Springer, (2006)LCA: a memory link and cache-aware co-scheduling approach for CMPs., , , , , und . PACT, Seite 469-470. ACM, (2014)Exploring the performance limits of simultaneous multithreading for memory intensive applications., , , und . J. Supercomput., 44 (1): 64-97 (2008)