( en | de | ru )

 

Disambiguierung von "Yu, Shimeng"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
XOR-CIM: Compute-In-Memory SRAM Architecture with Embedded XOR Encryption.

, , , , und . ICCAD, Seite 77:1-77:6. IEEE, (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Shimeng Chen

Yu-Ting Yu

Yu-Yu Su

Sze-Man Yu

Metal complexes with enolatoimine ligands for controlled olefin polymerizations. Uni Konstanz, (2009)

Yu Chen

 

Weitere Publikationen von Autoren mit dem selben Namen

Neuro-Inspired Computing With Emerging Nonvolatile Memorys.. Proc. IEEE, 106 (2): 260-285 (2018)A Runtime Reconfigurable Design of Compute-in-Memory-Based Hardware Accelerator for Deep Learning Inference., , , , und . ACM Trans. Design Autom. Electr. Syst., 26 (6): 45:1-45:18 (2021)Enabling Ultra-Low Power Ultrasound Imaging with Compute-in-Memory Sparse Reconstruction Accelerator., , , , , und . BioCAS, Seite 1-5. IEEE, (2023)A Thousand State Superlattice(SL) FEFET Analog Weight Cell., , , , , , , und . VLSI Technology and Circuits, Seite 242-243. IEEE, (2022)Determination of Domain Wall Velocity and Nucleation Time by Switching Dynamics Studies of Ferroelectric Hafnium Zirconium Oxide., , , , , , , und . VLSI Technology and Circuits, Seite 338-339. IEEE, (2022)Mitigating Effects of Non-ideal Synaptic Device Characteristics for On-chip Learning., , , , , , , , und . ICCAD, Seite 194-199. IEEE, (2015)Optimization Strategies for Digital Compute-in-Memory from Comparative Analysis with Systolic Array., , und . AICAS, Seite 1-5. IEEE, (2023)CLUE: Cross-Layer Uncertainty Estimator for Reliable Neural Perception using Processing-in-Memory Accelerators., , , , und . IJCNN, Seite 1-8. IEEE, (2023)A Variation Robust Inference Engine Based on STT-MRAM with Parallel Read-Out., , , , , , , und . ISCAS, Seite 1-5. IEEE, (2020)Design-Technology Co-optimization for Cryogenic Tensor Processing Unit., und . APCCAS, Seite 1-4. IEEE, (2022)