( en | de | ru )

 

Disambiguierung von "Cai, Yici"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Power Profile Equalizer: A Lightweight Countermeasure against Side-Channel Attack.

, , , , und . ICCD, Seite 305-312. IEEE Computer Society, (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Yongjie Cai

Cai Berg

Lijun Cai

Xuediao Cai

Lu Cai

 

Weitere Publikationen von Autoren mit dem selben Namen

Power driven placement with layout aware supply voltage assignment for voltage island generation in Dual-Vdd designs., , , und . ASP-DAC, Seite 582-587. IEEE, (2006)Efficient model reduction of interconnects via double gramians approximation., , , und . ASP-DAC, Seite 25-30. IEEE, (2010)Optimization of via distribution and stacked via in multi-layered P/G networks., , und . Integr., 43 (3): 318-325 (2010)Application of optical proximity correction technology., , , , und . Sci. China Ser. F Inf. Sci., 51 (2): 213-224 (2008)Leakage power optimization for clock network using dual-Vth technology., , und . ISCAS, Seite 2769-2772. IEEE, (2008)Design-Rule-Aware Congestion Model with Explicit Modeling of Vias and Local Pin Access Paths., , und . J. Comput. Sci. Technol., 30 (3): 614-628 (2015)Priority-Based Routing Resource Assignment Considering Crosstalk., , , , und . J. Comput. Sci. Technol., 21 (6): 913-921 (2006)A novel fine-grain track routing approach for routability and crosstalk optimization., , , , , und . ISQED, Seite 621-626. IEEE, (2011)A new splitting graph construction algorithm for SIAR router., , , und . ASICON, Seite 1-4. IEEE, (2013)SUALD: Spacing uniformity-aware layout decomposition in triple patterning lithography., , und . ISQED, Seite 566-571. IEEE, (2013)