( en | de | ru )

 

Disambiguierung von "Hong, Xianlong"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Power driven placement with layout aware supply voltage assignment for voltage island generation in Dual-Vdd designs.

, , , und . ASP-DAC, Seite 582-587. IEEE, (2006)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Kang-hun Hong

Xin Hong

Moon-Shin Hong

Jung-soo Hong

Youn-Ho Hong

 

Weitere Publikationen von Autoren mit dem selben Namen

Performance and RLC crosstalk driven global routing., , , , , und . ISCAS (5), Seite 65-68. IEEE, (2004)Shielding Area Optimization Under the Solution of Interconnect Crosstalk., , , und . J. Comput. Sci. Technol., 20 (6): 901-906 (2005)Algorithm for yield driven correction of layout., , , und . ISCAS (5), Seite 241-245. IEEE, (2004)Shielding area optimization under the solution of interconnect crosstalk., , , , , und . ISCAS (5), Seite 297-300. IEEE, (2004)Clock-Tree Aware Placement Based on Dynamic Clock-Tree Building., , , und . ISCAS, Seite 2040-2043. IEEE, (2007)Thermal Impacts of Leakage Power in 2D/3D floorplanning., , , und . Journal of Circuits, Systems, and Computers, 19 (7): 1483-1495 (2010)Stairway compaction using corner block list and its applications with rectilinear blocks., , , , , und . ACM Trans. Design Autom. Electr. Syst., 9 (2): 199-211 (2004)Effective congestion reduction for IC package substrate routing., , , , , und . ACM Trans. Design Autom. Electr. Syst., 15 (3): 27:1-27:21 (2010)Integrated interlayer via planning and pin assignment for 3D ICs., , , und . SLIP, Seite 99-104. ACM, (2009)Topological routing to maximize routability for package substrate., , , , , , und . DAC, Seite 566-569. ACM, (2008)