( en | de | ru )

 

Disambiguierung von "Silva-Martínez, José"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
An Injection-Locked Frequency Divider With Multiple Highly Nonlinear Injection Stages and Large Division Ratios.

, , , und . IEEE Trans. Circuits Syst. II Express Briefs, 54-II (4): 313-317 (2007)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

José Martínez Soria

José Luna Martínez

José Martinez

Segundo José Martínez Guzmán

David José Martínez Díaz

 

Weitere Publikationen von Autoren mit dem selben Namen

Voltage mode driver for low power transmission of high speed serial AER Links., , , , und . ISCAS, Seite 2433-2436. IEEE, (2011)Cascode transconductance amplifiers for HF switched-capacitor applications., und . ISCAS (1), Seite 365-368. IEEE, (2003)Bandwidth enhancement of multi-stage amplifiers using active feedback., , und . ISCAS (1), Seite 609-612. IEEE, (2004)A 44.9% PAE digitally-assisted linear power amplifier in 40 nm CMOS., und . A-SSCC, Seite 349-352. IEEE, (2014)A High-Frequency Transconductor Using a Robust Nonlinearity Cancellation., und . IEEE Trans. Circuits Syst. II Express Briefs, 53-II (9): 896-900 (2006)Steady-State Analysis of Phase-Locked Loops Using Binary Phase Detector., , , und . IEEE Trans. Circuits Syst. II Express Briefs, 54-II (6): 474-478 (2007)Low-Power Gm-C Filter Employing Current-Reuse Differential Difference Amplifiers., , , und . IEEE Trans. Circuits Syst. II Express Briefs, 64-II (6): 635-639 (2017)An Injection-Locked Frequency Divider With Multiple Highly Nonlinear Injection Stages and Large Division Ratios., , , und . IEEE Trans. Circuits Syst. II Express Briefs, 54-II (4): 313-317 (2007)An On-Chip Loopback Block for RF Transceiver Built-In Test., , , und . IEEE Trans. Circuits Syst. II Express Briefs, 56-II (6): 444-448 (2009)General Analysis of Feedback DAC's Clock Jitter in Continuous-Time Sigma-Delta Modulators., und . IEEE Trans. Circuits Syst. II Express Briefs, 61-II (7): 506-510 (2014)