( en | de | ru )

 

Disambiguation of "Bertozzi, Davide"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
SoC Communication Architectures: From Interconnection Buses to Packet-Switched NoCs.

, , , und . Embedded Systems Design and Verification, CRC Press, (2009)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Davide Cadamuro

Davide Pennino

Davide Batic

Davide Cantoni

Davide Pagani

 

Weitere Publikationen von Autoren mit dem selben Namen

Power aware network interface management for streaming multimedia., , und . WCNC, Seite 926-930. IEEE, (2002)Hardware/Software Architecture for Real-Time ECG Monitoring and Analysis Leveraging MPSoC Technology., , , , , , , , , und . Trans. High Perform. Embed. Archit. Compil., (2007)Transparent lifetime built-in self-testing of networks-on-chip through the selective non-concurrent testing of their communication channels., und . AISTECS@HiPEAC, Seite 12-17. ACM, (2017)Capturing topology-level implications of link synthesis techniques for nanoscale networks-on-chip., , , und . ACM Great Lakes Symposium on VLSI, Seite 125-128. ACM, (2009)Interdisciplinary design of a research experience on microelectronic systems for K-12 students., und . EWME, Seite 64-69. IEEE, (2014)Energy-Reliability trade-Off for NoCs., , und . Networks on Chip, Kluwer / Springer, (2003)PROTON+: A Placement and Routing Tool for 3D Optical Networks-on-Chip with a Single Optical Layer., , , und . JETC, 12 (4): 44:1-44:28 (2016)Contrasting wavelength-routed optical NoC topologies for power-efficient 3D-stacked multicore processors using physical-layer analysis., , , und . DATE, Seite 1589-1594. EDA Consortium San Jose, CA, USA / ACM DL, (2013)Efficient implementation of distributed routing algorithms for NoCs., , , , und . IET Comput. Digit. Tech., 3 (5): 460-475 (2009)Optimising pseudo-random built-in self-testing of fully synchronous as well as multisynchronous networks-on-chip., , , und . IET Comput. Digit. Tech., (2013)