( en | de | ru )

 

Disambiguierung von "Kim, Jaeha"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 2.3-mW, 5-Gb/s Low-Power Decision-Feedback Equalizer Receiver Front-End and its Two-Step, Minimum Bit-Error-Rate Adaptation Algorithm.

, , , , , , und . IEEE J. Solid State Circuits, 48 (11): 2693-2704 (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Ky ng Kim

Die Artikelstruktur in passiven zweisprachigen Wörterbüchern Deutsch-Koreanisch: Konzeption zur Erstellung eines zweisprachigen Lernerwörterbuchs Deutsch-Koreanisch. Uni Heidelberg, (2008)

Baeckpyeng Kim

Zaezeung Kim

Kim Gerber

Taekwan Kim

 

Weitere Publikationen von Autoren mit dem selben Namen

Multi-gigabit-rate clock and data recovery based on blind oversampling., und . IEEE Communications Magazine, 41 (12): 68-74 (2003)Equalizer design and performance trade-offs in ADC-based serial links., , , , , und . CICC, Seite 1-8. IEEE, (2010)Event-driven simulation of Volterra series models in SystemVerilog., , und . CICC, Seite 1-4. IEEE, (2013)Digital Analog Design: Enabling Mixed-Signal System Validation., , , , und . IEEE Des. Test, 32 (1): 44-52 (2015)Simulation and Analysis of Random Decision Errors in Clocked Comparators., , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 56-I (8): 1844-1857 (2009)On-Chip Measurement of Jitter Transfer and Supply Sensitivity of PLL/DLLs.. IEEE Trans. Circuits Syst. II Express Briefs, 56-II (6): 449-453 (2009)Adaptive-Bandwidth Phase-Locked Loop With Continuous Background Frequency Calibration.. IEEE Trans. Circuits Syst. II Express Briefs, 56-II (3): 205-209 (2009)Probabilistic Bug Localization via Statistical Inference based on Partially Observed Data., , und . DAC, Seite 120:1-120:6. ACM, (2014)Self-biased high-bandwidth low-jitter 1-to-4096 multiplier clock generator PLL., , , , und . IEEE J. Solid State Circuits, 38 (11): 1795-1803 (2003)Jussi Ryynänen Introduction to the December Special Issue on the 2015 IEEE International Solid-State Circuits Conference., , , , und . IEEE J. Solid State Circuits, 50 (12): 2799-2803 (2015)