( en | de | ru )

 

Disambiguierung von "Cazeaux, José Manuel"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Fault tolerant techniques for electronic systems implemented by nanometer technology.

. University of Bologna, Italy, (2006)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

José Manuel Cardozo

José-Manuel Rodriguez

Manuel José Morais

José-Manuel Soriano-Romero

José Manuel Gonzalez Fernandez

 

Weitere Publikationen von Autoren mit dem selben Namen

Novel on-chip circuit for jitter testing in high-speed PLLs., , und . IEEE Trans. Instrum. Meas., 54 (5): 1779-1788 (2005)Self-Checking Voter for High Speed TMR Systems., , und . J. Electron. Test., 21 (4): 377-389 (2005)Accurate Linear Model for SET Critical Charge Estimation., , , , und . IEEE Trans. Very Large Scale Integr. Syst., 17 (8): 1161-1166 (2009)Path (Min) Delay Faults and Their Impact on Self-Checking Circuits' Operation., , , , und . IOLTS, Seite 17-22. IEEE Computer Society, (2006)Low-Area On-Chip Circuit for Jitter Measurement in a Phase-Locked Loop., , und . IOLTS, Seite 17-24. IEEE Computer Society, (2004)The Other Side of the Timing Equation: a Result of Clock Faults., , , , und . DFT, Seite 169-177. IEEE Computer Society, (2005)Clock Faults Induced Min and Max Delay Violations., , , , und . J. Electron. Test., 30 (1): 111-123 (2014)Fault tolerant techniques for electronic systems implemented by nanometer technology.. University of Bologna, Italy, (2006)On Transistor Level Gate Sizing for Increased Robustness to Transient Faults., , , , und . IOLTS, Seite 23-28. IEEE Computer Society, (2005)New High Speed CMOS Self-Checking Voter., , und . IOLTS, Seite 58-66. IEEE Computer Society, (2004)