( en | de | ru )

 

Disambiguierung von "Ritzenthaler, Romain"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Evaluating Forksheet FET Reliability Concerns by Experimental Comparison with Co-integrated Nanosheets.

, , , , , , , , , , und . IRPS, Seite 5. IEEE, (2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Simone Ritzenthaler

Raphael Ritzenthaler

Bernhard Ritzenthaler

Romain Schroeder

Romain Brevet

 

Weitere Publikationen von Autoren mit dem selben Namen

Reliability impact of advanced doping techniques for DRAM peripheral MOSFETs., , , , , , , und . ICICDT, Seite 1-4. IEEE, (2015)Thermally stable, packaged aware LV HKMG platforms benchmark to enable low power I/O for next 3D NAND generations., , , , , , , , , und 1 andere Autor(en). IMW, Seite 1-4. IEEE, (2022)Isolation of nanowires made on bulk wafers by ground plane doping., , , , , und . ESSDERC, Seite 300-303. IEEE, (2017)Impact of Off State Stress on advanced high-K metal gate NMOSFETs., , , , , , und . ESSDERC, Seite 365-368. IEEE, (2014)NBTI in Si0.55Ge0.45 cladding p-FinFETs: Porting the superior reliability from planar to 3D architectures., , , , , , , , , und . IRPS, Seite 2. IEEE, (2015)Reliability challenges in Forksheet Devices: (Invited Paper)., , , , , , , , , und 2 andere Autor(en). IRPS, Seite 1-8. IEEE, (2023)Gate-Stack Engineered NBTI Improvements in Highvoltage Logic-For-Memory High-ĸ/Metal Gate Devices., , , , , , , , , und 6 andere Autor(en). IRPS, Seite 1-8. IEEE, (2019)I/O thick oxide device integration using Diffusion and Gate Replacement (D&GR) gate stack integration., , , , , , , , , und 2 andere Autor(en). ICICDT, Seite 1-4. IEEE, (2015)High Performance Thermally Resistant FinFETs DRAM Peripheral CMOS FinFETs with VTH Tunability for Future Memories., , , , , , , , , und 12 andere Autor(en). VLSI Technology and Circuits, Seite 306-307. IEEE, (2022)Towards high performance sub-10nm finW bulk FinFET technology., , , , , , , , , und 10 andere Autor(en). ESSDERC, Seite 131-134. IEEE, (2016)