( en | de | ru )

 

Disambiguierung von "Ling, Ming"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Novel Delay Calibration Method Considering Interaction between Cells and Wires.

, , , , , , und . DATE, Seite 1-6. IEEE, (2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Dchi-ling Ling

Jorge Mínguez

Karl Minga

Helmar Minger

Bernhard Mingers

 

Weitere Publikationen von Autoren mit dem selben Namen

A Data-Sharing Aware and Scalable Cache Miss Rates Model for Multi-Core Processors with Multi-Level Cache Hierarchies., , , und . ICPADS, Seite 267-274. IEEE, (2019)A Design of Timing Speculation SRAM-Based L1 Caches With PVT Autotracking Under Near-Threshold Voltages., , , , , und . IEEE Trans. Very Large Scale Integr. Syst., 29 (12): 2197-2209 (2021)An improved point cloud denoising method in adverse weather conditions based on PP-LiteSeg network., und . PeerJ Comput. Sci., (2024)Energy-oriented dynamic SPM allocation based on time-slotted Cache conflict graph., , , und . DATE, Seite 598-601. IEEE Computer Society, (2010)Tradeoffs among multi-source remote sensing images, spatial resolution, and accuracy for the classification of wetland plant species and surface objects based on the MRS_DeepLabV3+ model., , , , , , , , und . Ecol. Informatics, (2024)Explainable machine learning-based fractional vegetation cover inversion and performance optimization - A case study of an alpine grassland on the Qinghai-Tibet Plateau., , , , , , , , und . Ecol. Informatics, (2024)TS Cache: A Fast Cache with Timing-speculation Mechanism Under Low Supply Voltages., , , , , , und . CoRR, (2019)Analytical Modeling the Multi-Core Shared Cache Behavior With Considerations of Data-Sharing and Coherence., , , und . IEEE Access, (2021)A Timing Yield Model for SRAM Cells at Sub/Near-Threshold Voltages Based on a Compact Drain Current Model., , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 42 (4): 1223-1234 (April 2023)A mechanistic model of memory level parallelism fed with cache miss rates., , , und . PACRIM, Seite 1-6. IEEE, (2017)