( en | de | ru )

 

Disambiguierung von "Agarwal, Sukarn"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
DidaSel: dirty data based selection of VC for effective utilization of NVM buffers in on-chip interconnects.

, , und . ISLPED, Seite 151-156. ACM, (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Jugalkishor Agarwal

Swarna Agarwal

Seema Agarwal

Suman Agarwal

Sameer Agarwal

 

Weitere Publikationen von Autoren mit dem selben Namen

Towards a Better Lifetime for Non-volatile Caches in Chip Multiprocessors., und . VLSID, Seite 29-34. IEEE Computer Society, (2017)Towards Analysing the Effect of Hybrid Caches on the Temperature of Tiled Chip Multi-Processors., , , , und . iSES, Seite 52-57. IEEE, (2018)DidaSel: dirty data based selection of VC for effective utilization of NVM buffers in on-chip interconnects., , und . ISLPED, Seite 151-156. ACM, (2020)DAMUS: Dynamic Allocation based on Write Frequency in MUlti-Retention STT-RAM based Last Level Caches., , , , und . ISQED, Seite 469-475. IEEE, (2021)Fault Tolerance in Network on Chip Using Bypass Path Establishing Packets., , und . VLSID, Seite 457-458. IEEE Computer Society, (2018)Restricting writes for energy-efficient hybrid cache in multi-core architectures., und . VLSI-SoC, Seite 1-6. IEEE, (2016)TEEMO: Temperature Aware Energy Efficient Multi-Retention STT-RAM Cache Architecture., , und . IPDPS, Seite 852-864. IEEE, (2024)Targeting inter set write variation to improve the lifetime of non-volatile cache using fellow sets., und . VLSI-SoC, Seite 1-6. IEEE, (2017)Non-blocking Gated Buffers for Energy Efficient on-chip Interconnects in the era of Dark Silicon., , und . ISED, Seite 74-79. IEEE, (2018)Towards a dynamic associativity enabled write prediction based hybrid cache., und . VDAT, Seite 1-6. IEEE, (2016)