( en | de | ru )

 

Disambiguierung von "Briseno-Vidrios, Carlos"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 43-mW MASH 2-2 CT ΣΔ Modulator Attaining 74.4/75.8/76.8 dB of SNDR/SNR/DR and 50 MHz of BW in 40-nm CMOS.

, , , , , , und . IEEE J. Solid State Circuits, 52 (2): 448-459 (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Benjamín Briseño

Benjamín Briseño

Cinthia Briseño Franke

Carlos Cardonha

Carlos Oberacker

 

Weitere Publikationen von Autoren mit dem selben Namen

A 13bit 200MS/S pipeline ADC with current-mode MDACs., , , , , und . ISCAS, Seite 1-4. IEEE, (2017)A 75 MHz BW 68dB DR CT-ΣΔ modulator with single amplifier biquad filter and a broadband low-power common-gate summing technique., , , , und . VLSIC, Seite 254-. IEEE, (2015)Low-Power Gm-C Filter Employing Current-Reuse Differential Difference Amplifiers., , , und . IEEE Trans. Circuits Syst. II Express Briefs, 64-II (6): 635-639 (2017)A 43-mW MASH 2-2 CT ΣΔ Modulator Attaining 74.4/75.8/76.8 dB of SNDR/SNR/DR and 50 MHz of BW in 40-nm CMOS., , , , , , und . IEEE J. Solid State Circuits, 52 (2): 448-459 (2017)High-performance continuous-time MASH sigma-delta ADCs for broadband wireless applications., , , , und . MWSCAS, Seite 297-300. IEEE, (2017)A 4 Bit Continuous-Time ΣΔ Modulator With Fully Digital Quantization Noise Reduction Algorithm Employing a 7 Bit Quantizer., , , und . IEEE J. Solid State Circuits, 51 (6): 1398-1409 (2016)A 75-MHz Continuous-Time Sigma-Delta Modulator Employing a Broadband Low-Power Highly Efficient Common-Gate Summing Stage., , , , und . IEEE J. Solid State Circuits, 52 (3): 657-668 (2017)A 44-fJ/Conversion Step 200-MS/s Pipeline ADC Employing Current-Mode MDACs., , , , , , , und . IEEE J. Solid State Circuits, 53 (11): 3280-3292 (2018)A 13-Bit 260MS/s Power-Efficient Pipeline ADC Using a Current-Reuse Technique and Interstage Gain and Nonlinearity Errors Calibration., , , , , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 66-I (9): 3373-3383 (2019)