( en | de | ru )

 

Disambiguierung von "Landrault, Christian"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Efficient Scan Chain Design for Power Minimization During Scan Testing Under Routing Constraint.

, , , , und . ITC, Seite 488-493. IEEE Computer Society, (2003)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Christian Christian

Christian Winter

Gold-katalysierte Cycloisomerisierung funktionalisierter Allene und Anwendung in der Naturstoffsynthese. TU Dortmund, (2009)

Christian Helbig

Synthese und Charakterisierung von metallorganischen Bronzen. Uni Augsburg, (2009)

Christian Schüller

Automatisierte Feedbackgenerierung in der benutzerzentrierten Softwareentwicklung am Beispiel mobiler Anwendungen. TU München, (2009)

Christian Döring

Die Expression der E3 Ligasen Murf - 1 und MafBx nach Induktion einer Herzinsuffizienz, Einfluss von körperlichem Training. Uni Leipzig, (2009)
 

Weitere Publikationen von Autoren mit dem selben Namen

Effectiveness of a Variable Sampling Time Strategy for Delay Fault Diagnosis., , , und . EDAC-ETC-EUROASIC, Seite 518-523. IEEE Computer Society, (1994)High Defect Coverage with Low-Power Test Sequences in a BIST Environment., , , , und . IEEE Des. Test Comput., 19 (5): 44-52 (2002)Delay Fault Testing: Choosing Between Random SIC and Random MIC Test Sequences., , , , und . J. Electron. Test., 17 (3-4): 233-241 (2001)A Gated Clock Scheme for Low Power Testing of Logic Cores., , , , , und . J. Electron. Test., 22 (1): 89-99 (2006)An optimized BIST test pattern generator for delay testing., , , und . VTS, Seite 94-100. IEEE Computer Society, (1997)A Test Vector Inhibiting Technique for Low Energy BIST Design., , , und . VTS, Seite 407-412. IEEE Computer Society, (1999)Low power BIST design by hypergraph partitioning: methodology and architectures., , , und . ITC, Seite 652-661. IEEE Computer Society, (2000)A Gated Clock Scheme for Low Power Scan-Based BIST., , , , und . IOLTW, Seite 87-89. IEEE Computer Society, (2001)An adjacency-based test pattern generator for low power BIST design., , , und . Asian Test Symposium, Seite 459-464. IEEE Computer Society, (2000)Design of Routing-Constrained Low Power Scan Chains., , , , , und . DELTA, Seite 287-294. IEEE Computer Society, (2004)