( en | de | ru )

 

Disambiguierung von "Chung, Eui-Young"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Multitoken-Based Power Management for NAND Flash Storage Devices.

, , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 39 (10): 2898-2910 (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Ku-Young Chung

Sae-Young Chung

Young Sup Chung

Young-Soon Chung

Young-Soon Chung

 

Weitere Publikationen von Autoren mit dem selben Namen

EXTREME: Exploiting Page Table for Reducing Refresh Power of 3D-Stacked DRAM Memory., , , , , und . IEEE Trans. Computers, 67 (1): 32-44 (2018)A Study of Data Layout in Multi-channel Processing-In-Memory Architecture., , , und . ICSCA, Seite 134-138. ACM, (2018)Asymmetric Slew Logic Threshold Method on Near Threshold Region., , , und . ICSCA, Seite 317-321. ACM, (2018)Automatic source code specialization for energy reduction., , und . ISLPED, Seite 80-83. ACM, (2001)An Energy and Performance Efficient DVFS Scheme for Irregular Parallel Divide-and-Conquer Algorithms on the Intel SCC., , , und . IEEE Comput. Archit. Lett., 13 (1): 13-16 (2014)GPU-based acceleration of an RNA tertiary structure prediction algorithm., , , , und . Comput. Biol. Medicine, 43 (8): 1011-1022 (2013)High-Speed Post-Layout Logic Simulation Using Quasi-Static Clock Event Evaluation., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 28 (8): 1274-1278 (2009)Multitoken-Based Power Management for NAND Flash Storage Devices., , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 39 (10): 2898-2910 (2020)Scalable QoS-Aware Memory Controller for High-Bandwidth Packet Memory., und . IEEE Trans. Very Large Scale Integr. Syst., 16 (3): 289-301 (2008)Scenario-Aware Bus Functional Modeling for Architecture-Level Performance Analysis., , und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 90-A (4): 875-878 (2007)