( en | de | ru )

 

Disambiguierung von "Jia, Tianyu"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
(Invited) Software-guided greybox design methodology with integrated power and clock management.

, , , und . MWSCAS, Seite 894-897. IEEE, (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Jia Jia

Tianyu Zhao

Tianyu Chen

Tianyu Chen

Tianyu Wu

 

Weitere Publikationen von Autoren mit dem selben Namen

An Adaptive Clock Scheme Exploiting Instruction-Based Dynamic Timing Slack for a GPGPU Architecture., , , und . IEEE J. Solid State Circuits, 55 (8): 2259-2269 (2020)A Dynamic Timing Enhanced DNN Accelerator With Compute-Adaptive Elastic Clock Chain Technique., , und . IEEE J. Solid State Circuits, 56 (1): 55-65 (2021)Trireme: Exploration of Hierarchical Multi-level Parallelism for Hardware Acceleration., , , , , , , , , und 2 andere Autor(en). ACM Trans. Embed. Comput. Syst., 22 (3): 53:1-53:23 (2023)OMU: A Probabilistic 3D Occupancy Mapping Accelerator for Real-time OctoMap at the Edge., , , , , , und . DATE, Seite 909-914. IEEE, (2022)A 12nm Agile-Designed SoC for Swarm-Based Perception with Heterogeneous IP Blocks, a Reconfigurable Memory Hierarchy, and an 800MHz Multi-Plane NoC., , , , , , , , , und 8 andere Autor(en). ESSCIRC, Seite 269-272. IEEE, (2022)Trireme: Exploring Hierarchical Multi-Level Parallelism for Domain Specific Hardware Acceleration., , , , , , , , , und 2 andere Autor(en). CoRR, (2022)(Invited) Software-guided greybox design methodology with integrated power and clock management., , , und . MWSCAS, Seite 894-897. IEEE, (2017)An Instruction Driven Adaptive Clock Phase Scaling with Timing Encoding and Online Instruction Calibration for a Low Power Microprocessor., , und . ESSCIRC, Seite 94-97. IEEE, (2018)FlexACC: A Programmable Accelerator with Application-Specific ISA for Flexible Deep Neural Network Inference., , , und . ASAP, Seite 266-273. IEEE, (2021)A Model-Specific End-to-End Design Methodology for Resource-Constrained TinyML Hardware., , , , , , , , , und 2 andere Autor(en). DAC, Seite 1-6. IEEE, (2023)