Autor der Publikation

A 141 UW, 2.46 PJ/Neuron Binarized Convolutional Neural Network Based Self-Learning Speech Recognition Processor in 28NM CMOS.

, , , , , , und . VLSI Circuits, Seite 139-140. IEEE, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Extending lifetime of battery-powered coarse-grained reconfigurable computing platforms., , , und . DATE, Seite 1-6. European Design and Automation Association, (2014)SDP: Co-Designing Algorithm, Dataflow, and Architecture for In-SRAM Sparse NN Acceleration., , , , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 42 (1): 109-121 (2023)Near-Optimal MIMO-SCMA Uplink Detection With Low-Complexity Expectation Propagation., , , , , und . IEEE Trans. Wirel. Commun., 19 (2): 1025-1037 (2020)ReDCIM: Reconfigurable Digital Computing- In -Memory Processor With Unified FP/INT Pipeline for Cloud AI Acceleration., , , , , , , , , und . IEEE J. Solid State Circuits, 58 (1): 243-255 (2023)Wafer-scale Computing: Advancements, Challenges, and Future Perspectives., , , , , , , , , und 5 andere Autor(en). CoRR, (2023)Battery aware tasks allocating algorithm for multi-battery operated system., , , und . APCCAS, Seite 875-878. IEEE, (2010)A high efficient baseband transceiver for IEEE 802.15.4 LR-WPAN systems., , , , und . ASICON, Seite 224-227. IEEE, (2011)A reconfigurable multi-processor SoC for media applications., , , , , und . ISCAS, Seite 2011-2014. IEEE, (2010)Disturbance Aware Memory Partitioning for Parallel Data Access in STT-RAM., , und . DAC, Seite 84:1-84:6. ACM, (2017)Efficient memory partitioning for parallel data access in multidimensional arrays., , , , und . DAC, Seite 160:1-160:6. ACM, (2015)