Autor der Publikation

ReDCIM: Reconfigurable Digital Computing- In -Memory Processor With Unified FP/INT Pipeline for Cloud AI Acceleration.

, , , , , , , , , und . IEEE J. Solid State Circuits, 58 (1): 243-255 (2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Extending lifetime of battery-powered coarse-grained reconfigurable computing platforms., , , und . DATE, Seite 1-6. European Design and Automation Association, (2014)A high efficient baseband transceiver for IEEE 802.15.4 LR-WPAN systems., , , , und . ASICON, Seite 224-227. IEEE, (2011)A reconfigurable multi-processor SoC for media applications., , , , , und . ISCAS, Seite 2011-2014. IEEE, (2010)Efficient memory partitioning for parallel data access in multidimensional arrays., , , , und . DAC, Seite 160:1-160:6. ACM, (2015)An efficient hardware design for cerebellar models using approximate circuits: special session paper., , und . CODES+ISSS, Seite 31:1-31:2. ACM, (2017)Constructing Concurrent Data Structures on FPGA with Channels., , , , und . FPGA, Seite 172-177. ACM, (2019)A Fast-locking and Wide-range Reversible SAR DLL., , und . ISCAS, Seite 992-995. IEEE, (2009)Battery aware tasks allocating algorithm for multi-battery operated system., , , und . APCCAS, Seite 875-878. IEEE, (2010)SDP: Co-Designing Algorithm, Dataflow, and Architecture for In-SRAM Sparse NN Acceleration., , , , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 42 (1): 109-121 (2023)A novel approach using a minimum cost maximum flow algorithm for fault-tolerant topology reconfiguration in NoC architectures., , , , , und . ASP-DAC, Seite 48-53. IEEE, (2015)