Autor der Publikation

System-level PVT variation-aware power exploration of on-chip communication architectures.

, , , und . ACM Trans. Design Autom. Electr. Syst., 14 (2): 20:1-20:25 (2009)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

System-level power-performance trade-offs in bus matrix communication architecture synthesis., , , und . CODES+ISSS, Seite 300-305. ACM, (2006)Thermal sensor allocation for SoCs based on temperature gradients., , und . ISQED, Seite 29-34. IEEE, (2015)Design and analysis of 2T-2M Ternary content addressable memories., , , , , , und . MWSCAS, Seite 1430-1433. IEEE, (2017)Computational and Communication Reduction Technique in Machine Learning Based Near Sensor Applications., , und . ICM, Seite 68-71. IEEE, (2018)Information Processing Factory 2.0 - Self-awareness for Autonomous Collaborative Systems., , , , , , , , , und 12 andere Autor(en). DATE, Seite 1-6. IEEE, (2023)Partitioning by Regularity Extraction., und . DAC, Seite 235-238. IEEE Computer Society Press, (1992)Combined topological and functionality based delay estimation using a layout-driven approach for high level applications., und . EURO-DAC, Seite 72-78. IEEE Computer Society Press, (1992)A hierarchical pipelining architecture and FPGA implementation for lifting-based 2-D DWT., , und . J. Real-Time Image Processing, 2 (4): 281-291 (2007)Biometric Identity Based on Intra-Body Communication Channel Characteristics and Machine Learning., , , , und . Sensors, 20 (5): 1421 (2020)FIR filter mapping and performance analysis on MorphoSys., , und . ICECS, Seite 99-102. IEEE, (2000)