( en | de | ru )

 

Disambiguierung von "Marchand, Cédric"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Hardware Discrete Channel Emulator.

, , , und . HPCS, Seite 452-458. IEEE, (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Cédric Bodet

Cédric Müller

Cédric Allène

Cédric Joffroy

Cédric Penet

 

Weitere Publikationen von Autoren mit dem selben Namen

Implementation and Characterization of a Physical Unclonable Function for IoT: A Case Study With the TERO-PUF., , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 37 (1): 97-109 (2018)NB-LDPC check node with pre-sorted input., und . ISTC, Seite 196-200. IEEE, (2016)Conflict Resolution by Matrix Reordering for DVB-T2 LDPC Decoders., , , und . GLOBECOM, Seite 1-6. IEEE, (2009)Conflict resolution for pipelined layered LDPC decoders., , , und . SiPS, Seite 220-225. IEEE, (2009)Non Volatile Operators Emulation Platform., , und . NANOARCH, Seite 15:1-15:6. ACM, (2023)FeFET based Logic-in-Memory design methodologies, tools and open challenges., , , , , und . VLSI-SoC, Seite 1-6. IEEE, (2023)Design and Characterization of the TERO-PUF on SRAM FPGAs., , und . ISVLSI, Seite 134-139. IEEE Computer Society, (2016)Prospects for energy-efficient edge computing with integrated HfO2-based ferroelectric devices., , , , , , , , , und 2 andere Autor(en). VLSI-SoC, Seite 180-183. IEEE, (2018)Hardware Discrete Channel Emulator., , , und . HPCS, Seite 452-458. IEEE, (2010)Simplified Compression of Redundancy Free Trellis Sections in Turbo Decoder., , und . IEEE Communications Letters, 18 (6): 941-944 (2014)