Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

High-density and low-leakage novel embedded 3D MIM capacitor on Si interposer., , , , , , , und . 3DIC, Seite 1-4. IEEE, (2016)Comparative study of 3D stacked IC and 3D interposer integration: Processing and assembly challenges., , , , , , , und . 3DIC, Seite 1-7. IEEE, (2014)Continuity and reliability assessment of a scalable 3×50μm and 2×40μm via-middle TSV module., , , , , , , , , und 3 andere Autor(en). 3DIC, Seite 1-4. IEEE, (2016)Process Complexity and Cost Considerations of Multi-Layer Die Stacks., , , , , , , , , und 5 andere Autor(en). 3DIC, Seite 1-6. IEEE, (2019)Importance of alignment control during permanent bonding and its impact on via-last alignment for high density 3D interconnects., , , , , , , , , und . 3DIC, Seite 1-5. IEEE, (2016)Thermal experimental and modeling analysis of high power 3D packages., , , , , und . ICICDT, Seite 1-4. IEEE, (2015)Impact of via density and passivation thickness on the mechanical integrity of advanced Back-End-Of-Line interconnects., , , , , , , , , und 1 andere Autor(en). Microelectron. Reliab., (2017)Extreme wafer thinning optimization for via-last applications., , , , , , , , , und 3 andere Autor(en). 3DIC, Seite 1-5. IEEE, (2016)Triple-Layering Technology for Pixel-Parallel CMOS Image Sensors Developed by Hybrid Bonding of SOI Wafers., , , , , , , , , und 2 andere Autor(en). 3DIC, Seite 1-4. IEEE, (2019)