( en | de | ru )

 

Disambiguierung von "Nandwana, Romesh Kumar"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
High-Performance CMOS TIA for Data Center Optical Interconnects.

, , , , , , und . BCICTS, Seite 9-16. IEEE, (2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Romesh Sharma

Romesh Chandra Sen

Podiyanachari Santhosh Kumar

Rohini Kumar

Pardeep Kumar

 

Weitere Publikationen von Autoren mit dem selben Namen

12.2 A1.8V 30-to-70MHz 87% peak-efficiency 0.32mm2 4-phase time-based buck converter consuming 3μA/MHz quiescent current in 65nm CMOS., , , , und . ISSCC, Seite 1-3. IEEE, (2015)A 7 pA/$\surdHz$ Asymmetric Differential TIA for 100Gb/s PAM-4 links with -14dBm Optical Sensitivity in 16nm CMOS., , , , , , und . ISSCC, Seite 206-207. IEEE, (2023)Clock multiplication techniques for high-speed I/Os. University of Illinois Urbana-Champaign, USA, (2017)8.6 A 2.5-to-5.75GHz 5mW 0.3psrms-jitter cascaded ring-based digital injection-locked clock multiplier in 65nm CMOS., , , , und . ISSCC, Seite 152-153. IEEE, (2017)23.1 A 16Mb/s-to-8Gb/s 14.1-to-5.9pJ/b source synchronous transceiver using DVFS and rapid on/off in 65nm CMOS., , , , , , , , , und . ISSCC, Seite 398-399. IEEE, (2016)A 2.8mW/Gb/s 14Gb/s serial link transceiver in 65nm CMOS., , , , , , , , und . VLSIC, Seite 352-. IEEE, (2015)A 0.7V time-based inductor for fully integrated low bandwidth filter applications., , , , , , und . CICC, Seite 1-4. IEEE, (2017)A 4mW wide bandwidth ring-based fractional-n DPLL with 1.9psrms integrated-jitter., , , , und . CICC, Seite 1-4. IEEE, (2015)A 5GHz Digital Fractional-N PLL Using a 1-bit Delta-Sigma Frequency-to-Digital Converter in 65 nm CMOS., , , , , , , , und . IEEE J. Solid State Circuits, 52 (9): 2306-2320 (2017)A 2.5-5.75-GHz Ring-Based Injection-Locked Clock Multiplier With Background-Calibrated Reference Frequency Doubler., , , , und . IEEE J. Solid State Circuits, 54 (7): 2049-2058 (2019)