( en | de | ru )

 

Disambiguierung von "Litta, E. Dentoni"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Gate-Stack Engineered NBTI Improvements in Highvoltage Logic-For-Memory High-ĸ/Metal Gate Devices.

, , , , , , , , , , , , , , , und . IRPS, Seite 1-8. IEEE, (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Henriette Litta

Thore Litta

Heinz Littaur

Charlotte Littauer

Emil Littann

 

Weitere Publikationen von Autoren mit dem selben Namen

Gate-Stack Engineered NBTI Improvements in Highvoltage Logic-For-Memory High-ĸ/Metal Gate Devices., , , , , , , , , und 6 andere Autor(en). IRPS, Seite 1-8. IEEE, (2019)Demonstration of 3D sequential FD-SOI on CMOS FinFET stacking featuring low temperature Si layer transfer and top tier device fabrication with tier interconnections., , , , , , , , , und 15 andere Autor(en). VLSI Technology and Circuits, Seite 330-331. IEEE, (2022)Bias Temperature Instability (BTI) of High-Voltage Devices for Memory Periphery., , , , , , , , , und 7 andere Autor(en). IRPS, Seite 1-6. IEEE, (2022)Scaled FinFETs Connected by Using Both Wafer Sides for Routing via Buried Power Rails., , , , , , , , , und 34 andere Autor(en). VLSI Technology and Circuits, Seite 284-285. IEEE, (2022)Novel Low Thermal Budget CMOS RMG: Performance and Reliability Benchmark Against Conventional High Thermal Budget Gate Stack Solutions., , , , , , , , und . VLSI Technology and Circuits, Seite 1-2. IEEE, (2023)Novel low thermal budget gate stack solutions for BTI reliability in future Logic Device technologies : Invited paper., , , , , , , , , und 3 andere Autor(en). ICICDT, Seite 1-4. IEEE, (2021)Integration of a Stacked Contact MOL for Monolithic CFET., , , , , , , , , und 13 andere Autor(en). VLSI Technology and Circuits, Seite 1-2. IEEE, (2023)Nanosheet-based Complementary Field-Effect Transistors (CFETs) at 48nm Gate Pitch, and Middle Dielectric Isolation to enable CFET Inner Spacer Formation and Multi-Vt Patterning., , , , , , , , , und 30 andere Autor(en). VLSI Technology and Circuits, Seite 1-2. IEEE, (2023)Molybdenum Nitride as a Scalable and Thermally Stable pWFM for CFET., , , , , , , , , und 11 andere Autor(en). VLSI Technology and Circuits, Seite 1-2. IEEE, (2023)High Performance Thermally Resistant FinFETs DRAM Peripheral CMOS FinFETs with VTH Tunability for Future Memories., , , , , , , , , und 12 andere Autor(en). VLSI Technology and Circuits, Seite 306-307. IEEE, (2022)