( en | de | ru )

 

Disambiguierung von "Raveendran, Aneesh"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Design and Analysis of Posit Quire Processing Engine for Neural Network Applications.

, , , , , und . VLSID, Seite 252-257. IEEE, (2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Raveendran, Aneesh
Eine Person hinzufügen mit dem Namen Raveendran, Aneesh
 

Weitere Publikationen von Autoren mit dem selben Namen

A Novel Parametrized Fused Division and Square-Root POSIT Arithmetic Architecture., , , , und . VLSID, Seite 207-212. IEEE, (2020)P-FMA: A Novel Parameterized Posit Fused Multiply-Accumulate Arithmetic Processor., , , , , , und . VLSID, Seite 282-287. IEEE, (2021)Out of order floating point coprocessor for RISC V ISA., , , , und . VDAT, Seite 1-7. IEEE Computer Society, (2015)Design and Analysis of Posit Quire Processing Engine for Neural Network Applications., , , , , und . VLSID, Seite 252-257. IEEE, (2023)RISC-V out-of-order data conversion co-processor., , , , und . VDAT, Seite 1-2. IEEE Computer Society, (2015)Novel Method for Verification and Performance Evaluation of a Non-Blocking Level-1 Instruction Cache designed for Out-of-Order RISC-V Superscaler Processor on FPGA., , , , , und . VDAT, Seite 1-4. IEEE, (2020)Functional Simulation Verification of RISC-V Instruction Set Based High Level Language Modeled FPU., , , und . VDAT, Volume 1066 von Communications in Computer and Information Science, Seite 496-509. Springer, (2019)RISC-V Half Precision Floating Point Instruction Set Extensions and Co-processor., , , , und . VDAT, Volume 1066 von Communications in Computer and Information Science, Seite 482-495. Springer, (2019)PositGen-A Verification Suite for Posit Arithmetic., , , , , und . VLSID, Seite 204-209. IEEE, (2021)