( en | de | ru )

 

Disambiguierung von "Chatty, Kiran V."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Analysis of ESD failure mechanism in 65nm bulk CMOS ESD NMOSFETs with ESD implant.

, , , , , , , , und . Microelectron. Reliab., 46 (9-11): 1597-1602 (2006)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Mariam Kiran

Mudnakudu Nagaraju Kiran Kumar

Kiran Varanasi

Sedat Kiran

Aysha Kiran

 

Weitere Publikationen von Autoren mit dem selben Namen

Analysis of ESD failure mechanism in 65nm bulk CMOS ESD NMOSFETs with ESD implant., , , , , , , , und . Microelectron. Reliab., 46 (9-11): 1597-1602 (2006)Implementation of diode and bipolar triggered SCRs for CDM robust ESD protection in 90 nm CMOS ASICs., , , , und . Microelectron. Reliab., 47 (7): 1030-1035 (2007)Simulation of ESD protection devices in an advanced CMOS technology using a TCAD workbench based on an ESD calibration methodology., , , , , , und . Microelectron. Reliab., 50 (9-11): 1367-1372 (2010)Optical and Electrical Testing of Latchup in I/O Interface Circuits., , , , , , , und . ITC, Seite 236-245. IEEE Computer Society, (2003)Reliability aspects of gate oxide under ESD pulse stress., , , , , , , , , und 1 andere Autor(en). Microelectron. Reliab., 49 (12): 1407-1416 (2009)Latchup Analysis Using Emission Microscopy., , , , , , , , , und . Microelectron. Reliab., 43 (9-11): 1603-1608 (2003)Design optimization of gate-silicided ESD NMOSFETs in a 45 nm bulk CMOS technology., , , , , , , , und . Microelectron. Reliab., 49 (12): 1417-1423 (2009)Design automation to suppress cable discharge event (CDE) induced latchup in 90 nm CMOS ASICs., , , , , und . Microelectron. Reliab., 47 (7): 1069-1073 (2007)